1989: Intel presenteert de i860 RISC, de eerste chip met een miljoen transistoren

14 reacties
Inhoudsopgave
  1. 1. Inleiding
  2. 2. Een man en zijn missie
  3. 3. Het team
  4. 4. Op papier
  5. 5. Eén instructie, één klok
  6. 6. Geen kruipende elegantie
  7. 7. Bestaand of zelf ontwikkelen?
  8. 8. Min of meer ongeoorloofd gebruik van gereedschap
  9. 9. Ontwerpen voor testbaarheid
  10. 10. Overleg en nog eens overleg
  11. 11. Een kwestie van timing
  12. 12. Gereedschap stuk
  13. 13. In silicium
  14. 14. De kleine chip gaat naar de markt
  15. 15. De sprong voorwaarts
  16. 14 reacties

Min of meer ongeoorloofd gebruik van gereedschap

Zelfs met de geautomatiseerde lay-out begon één onderdeel van de besturingslogica, de buscontroller, achter te lopen op schema. Omdat het team vreesde dat de controller een knelpunt zou worden voor het hele ontwerp, probeerde het verschillende nieuwe technieken uit. RISC-processoren worden normaliter ontworpen als interface met een snel sram-systeem dat als externe cache fungeert en op zijn beurt interfaces heeft met het dram-hoofdgeheugen. Hier was het echter de bedoeling de gebruikers de mogelijkheid te bieden het sram te omzeilen en de processor rechtstreeks aan dram te koppelen. Zo moest de chip ook in goedkope systemen kunnen worden toegepast en moesten ook zeer grote gegevensstructuren kunnen worden aangesproken.

Hierdoor kon de bus drie cycli pijplijnen voordat hij de eerste gegevens van het dram terugkreeg en hadden gegevens de tijd om ook door traag dram-geheugen te kunnen reizen zonder de processor op te houden. De bus moest tevens gebruikmaken van de statische kolommodus, een eigenschap van de toen geldende, nieuwe dram's die het mogelijk maakte dat opeenvolgende adressen die dezelfde pagina in het geheugen benaderden, gemeld werd dat de bit zich op dezelfde pagina bevond.

Beide mogelijkheden leverden onverwachte ontwerpcomplicaties op. De eerste trad op omdat de controlelogica verschillende combinaties van uitstaande buscycli moest bijhouden. Een andere complicatie bestond eruit dat de chip weliswaar al was ontworpen, maar dat de busontwerpers nog worstelden met de simulatie van de logica. Er was zelfs geen tijd voor handmatig circuitontwerp gevolgd door automatische lay-out en een controle van het ontwerp ten opzichte van de lay-out.

Een van de ontwerpers hoorde van een vriend binnen Intels CAD-afdeling over een tool die een ontwerp van het logische simulatieniveau zou kunnen maken, het circuitontwerp zou optimaliseren en een geoptimaliseerde lay-out zou kunnen genereren. Het gereedschap elimineerde de tijd die in beslag werd genomen door schema's van schakelingen en het controleren op fouten in schema's. Het was echter nog in ontwikkeling en hoewel het door het 486-team werd getest en gedebugd, werd het nog niet klaar geacht voor gebruik.

De N10-ontwerper kreeg via het interne computernetwerk toegang tot de mainframe van de CAD-afdeling en kopieerde het programma. Het werkte, en het bus-controlknelpunt was opgelost.

0