Intels Tiger Lake lijkt 50% meer L3-cache en AVX-512 te gaan krijgen

7 reacties

Intel is hard bezig om zijn 10nm-chips functioneel te krijgen en om de yields van deze chips hoog genoeg te krijgen. Na Ice Lake komt de chipmaker waarschijnlijk met Tiger Lake voor laptops, die volgens een gelekte roadmap naast Ice Lake zal bestaan en in het tweede kwartaal van 2021 onthuld zal worden. Nu is er een aantal details gelekt over de nieuwe architectuur.

Het meest opvallend aan de nieuwe chips is dat een Tiger Lake U-chip met vier cores in totaal 12 MB aan L3-cache heeft, wat overeenkomstig is met de hoeveelheid cache die Intel voor de Willow Cove-architectuur voor cpu-cores heeft bedoeld. Ice Lake-processors hebben maximaal 8 MB op LL3-niveau, oftewel 2 MB per core. 12 MB is dus een toename van 50%, of 3 MB L3 per core.

Deze specifieke laptopchip lijkt vier cores en acht threads te hebben die lopen op 3.400 MHz. Deze snelheid is behoorlijk respectabel voor een engineering sample in dit stadium en op deze lithografie, het betekent waarschijnlijk ook dat er nog wat extra uit geperst kan worden. Een andere opvallende eigenschap is het ondersteunen van avx-512, een instructieset die tot nu toe alleen voor Xeons is weggelegd. bfloat16 lijkt niet met Tiger Lake mee te komen, anders had de avx512_bf-flag erbij gestaan.

Bronnen: Tom's Hardware, InstLatX64

« Vorig bericht Volgend bericht »
0
*