Intel geeft details over Xe: schaalbaar, chiplets en meerdere microarchitecturen in een

8 reacties

Intel heeft de eerste details van de Xe gpu-architectuur bekendgemaakt in een presentatie op Supercomputing 2019. Volgens Raja Koduri wordt Ponte Vecchio een platform voor zowel mobiele chips als high performance computing. De gpu's worden gemaakt op 7 nm en zouden in 2021 beschikbaar worden.

In feite zegt Intel dat Xe de overkoepelende architectuur wordt, met meerdere microarchitecturen voor belangrijke chiponderdelen. Op deze manier kan het de chips hardwarematig aanpassen aan de doelgroep. Zo kan een mobiele chip gemaakt worden voor hoge efficiëntie, terwijl er voor hpc-systemen bijvoorbeeld op hoge double-precision berekeningen gemikt kan worden.

Er werden drie zaken uitgelicht waarop het bedrijf zich richt. Voor ai-toepassingen komt er een data-parallel vector matrix engine. Daarnaast wordt gefocust op hoge doorvoer van double-precision berekeningen en een grote bandbreedte voor cache en geheugen. Daarvoor worden deze chips rondom de gpu geplaatst.

De chips zullen op 7 nm gefabriceerd worden en bestaan uit meerdere chiplets. Deze worden in een enkele package gestopt zoals dat bij Foveros gebeurde. Voor de communicatie tussen de chiplets wordt een embedded multi-die interconnect bridge gebruikt (EMIB). Om meerdere gpu's met elkaar te laten praten komt er een compute express link-interface die over pcie 5.0 loopt. Verder gaf Intel geen specifieke details.

In 2021 zal de Xe-architectuur voor het eerst toegepast worden. Dan worden zes Ponte Vecchio-gpu's in de Aurora-supercomputer gezet, samen met twee Sapphire Rapids-cpu's.

Bron: AnandTech

« Vorig bericht Volgend bericht »
0
*