In november ging het gerucht dat Intel zou werken aan Xeon-processors die voorzien zouden zijn van hbm2e. Deze Sapphire Rapids-processors kampen mogelijk met vertraging, maar de Twitteraar InstLatX64 heeft op Intels website een document gevonden waaruit geconcludeerd kan worden dat de toekomstige serverprocessors inderdaad een nieuwe geheugenindeling lijken te krijgen.
In het document wordt uiteengezet welke veranderingen de chipfabrikant aanbrengt aan de instructieset-architectuur voor bepaalde processors. Er moeten processors verschijnen met on-package hbm-geheugen. Er wordt niet gespecifieerd om welke producten het gaat en of het inderdaad om geheugen van het hbm2e-type gaat. Sapphire Rapids moet na de aanstaande Ice Lake-SP-producten geïntroduceerd worden, en de indruk wordt gewekt dat de ondersteuning voor die processorserie zal worden ingebouwd. Het document gaat specifiek over instructies voor cpu's, de hbm-verwijzing heeft dus geen betrekking op een in principe mogelijke gpu die op dezelfde package als de cpu is geplaatst.
De vermelding van high bandwidth memory moet samen met een instructiesetuitbreiding genaamd 'Linear Address Masking' de voornaamste nieuwigheid in het document te zijn. Een presentatieslide afkomstig van een anonieme bron van Videocardz wijst ook uit dat er losse insteekmodules voor servers moeten verschijnen in de Denali Pass-familie. Volgens de slide moeten deze producten met Sapphire Rapids-cpu's worden voorzien van hbm. Het geheugen zal hoogstwaarschijnlijk dienstdoen als een vorm van L4-cache, iets waar bijvoorbeeld AI-workloads veel baat bij kunnen hebben.
Bronnen: InstLatX64, Intel
