AMD gaat flinke aanpassingen doorvoeren aan het cachegeheugen van de aankomende Zen 5-architectuur, zo beweert RedGamingTech. Zo zou de L1-cache 'significant groter' worden dan de huidige 32 KB van Zen 4. Ook de L2- en L3-cache zouden aanzienlijk anders worden ingericht door net als Intel meer richting een unified cache te bewegen. Verder onderstreept hij eerdere beweringen over de te verwachten ipc; vanwege schaalbaarheidsproblemen blijft het bij 8 cores per corecluster en moet de ipc-uplift ergens tussen de 22 en 30 procent vallen vergeleken met Zen 4.
Daarnaast meldt hij dat de L2-cache van Zen 5 'unified over de corecluster' gaat zijn, wat wil zeggen dat dit cachegeheugen zowel instructies als data van de L1-caches verwerkt. Over de L3-cache is RedGamingTech niet helemaal zeker. Enerzijds heeft hij naar eigen zeggen gehoord dat de Zen 5 L3-cache ook gedeeld gaat worden over alle coreclusters (vergelijkbaar met Infinity Cache van RDNA 3). Anderzijds zou het om een 'normale' L3-cache kunnen gaan waarbij de memory-cache dies L4-module voor apu's bedoeld is.
AMD heeft al laten weten dat de Zen 5-architectuur in 2024 op de markt moet komen, maar verdere details zijn vooralsnog niet bekend.
Bronnen: RedGamingTech, via Notebookcheck
